Plongée dans les contraintes de conception et de fabrication (partie 1)

1. Introduction

Un circuit imprimé est une transcription physique d'une idée mais il faut garder à l'esprit que sa mise en œuvre se heurte généralement à des contraintes. Celles-ci doivent alors être prises en compte le plus tôt possible durant le processus de conception et sont d’ordre physique, technologique ou économique (les trois pouvant être par ailleurs liées).

L'objectif est ici de présenter de manière aussi systématique que possible (mais toutefois sans prétendre à être exhaustive) les difficultés auxquelles on peut être confronté dans la conception d'une carte. Ce panorama des contraintes est accompagné d'une illustration des outils disponibles sous Altium Designer permettant de les traiter.

Une difficulté évidente que l'on est amené à rencontrer dans la conception de cartes électroniques réside dans la tenue en tension et/ou en courant que l'on a à gérer sur les circuits imprimés Dans ce premier article, nous nous focaliserons à la tenue en courant et plus généralement à la définition des zones conductrices.

2. Contraintes physiques associées aux conducteurs

2.1. Tout d’abord les courants...

Dans le cas des courants, il convient de rappeler que, pour une section de conducteur donné, un échauffement est à prévoir par effet Joule. Comme cela a déjà été indiqué ici, des abaques permettent, pour une épaisseur de cuivre donnée (typiquement 35, 70 ou 105 µm), de déterminer la largeur des pistes requises si on souhaite maintenir l'échauffement de ces dernières en dessous d'une certaine valeur. A noter toutefois que les fabricants de PCB utilisent parfois (souvent) les unités anglo-saxonnes (masse de cuivre - en onces / oz - déposée par unité de surface - en pieds carrés / ft²) pour définir cette épaisseur de cuivre, la valeur standard de 35 µm correspondant à 1 oz/ft² comme on peut le voir en [1].

Dans le cas d’un circuit double face ou multicouche dans lequel on réalise des traversées, il est également nécessaire de se préoccuper des courants supportables par les vias. Pour cela, il est utile d’utiliser un outil de calcul déjà évoqué ici, à savoir le logiciel Saturn PCB toolkit comme illustré à la figure 1.

Figure 1. Evaluation de la capacité en courant d’un via

En pratique, on doit aussi garantir que le circuit ne sera pas endommagé en cas de court-circuit le temps qu’un fusible entre en action. L’échelle de temps étant limitée, on peut alors considérer une piste de circuit imprimé comme un système adiabatique (i.e. thermiquement isolé) et une équation, connue sous le nom de formule d’Onderdonk est alors applicable (et qui est d’ailleurs utilisée dans Saturn PCB Toolkit)  :

Ces contraintes thermiques sont bien évidemment les premières à prendre en compte et pour cela, des règles de conception doivent être attribuées aux connexions critiques d’un circuit. Celles-ci peuvent être modifiées (une fois le fichier .PcbDoc ouvert) dans la boîte de dialogue présentée à la figure 2 accessible via la commande Design > Rules…  

Figure 2. Vue d’ensemble des règles à appliquer aux largeurs de pistes

Une règle possède non seulement un nom et un niveau de priorité mais elle est aussi caractérisée par un champ d’application que l’on peut définir très précisément à l’aide de requêtes (à la manière d’un langage de base de données) comme illustré à la figure 3.

Figure 3. Configuration d’une règle de largeur de piste

L’objet de cet article n’est pas de présenter le langage des requêtes mis à disposition par le logiciel (pour cela, le lecteur pourra se reporter ici dans l’aide en ligne) mais simplement de constater que l’on peut décider d’appliquer une règle particulière (fourchette donnée de valeurs possibles pour la largeur d’une piste) dès lors que celle-ci s’applique à un ensemble de “nets” clairement identifiés. En l’occurrence, cette piste peut faire partie d’un “net” précis ou d’un ensemble de “nets” formé à l’aide d’opérateurs logiques (ici des “OU”).

Un deuxième niveau de spécification des règles est présent dans cette même fenêtre de dialogue avec des indications relatives aux couches de cuivre. Dans le cas des largeurs de pistes, cela s’avère utile pour différencier les largeurs requises suivant que les pistes sont routées sur les couches externes (TOP ou BOTTOM) ou bien sur les couches internes car le comportement thermique de ces dernières est bien évidemment différent de celles directement en contact avec l’air ambiant.

Nous venons donc de voir qu’il est possible d’élargir des pistes lorsqu’un courant élevé est amené à y circuler. Néanmoins, cette solution n’est pas toujours appropriée et il peut être judicieux d’élargir “manuellement” certaines pistes au moyen de polygones (commande Place > Solid Region) comme illustré à la figure 4.

Figure 4. “Élargissement” des pistes à l’aide de polygones

Cette approche empirique pose toutefois un problème de prédictibilité du comportement du circuit. En effet, un goulot d’étranglement n’est pas toujours synonyme de défaillance car le point “chaud” ainsi obtenu reste lié à des surfaces de cuivre qui, si elles respectent par ailleurs les gabarits admis, doivent suffisamment le refroidir en régime établi.

Un exemple classique de goulot d’étranglement mis couramment en oeuvre dans les circuits imprimés est celui des “freins thermiques”. Ceux-ci sont utiles au brasage des composants sur un PCB comme on peut en voir à la figure 5.

Figure 5. Exemples de freins thermiques sur plusieurs pastilles (de composants CMS et d’un trou métallisé) et règle de connexion correspondante 

Il serait en effet très difficile voire impossible de souder un composant sur une pastille connectée directement à un plan de cuivre du fait de sa trop bonne conductivité thermique : c’est la raison d’être de ces freins thermiques (ou thermal relief en anglais). 

Bien évidemment, ces derniers sont inutiles sur les vias et ne doivent donc s’appliquer que sur les pastilles associées à des composants. C’est pourquoi des règles différenciées (toujours dans les “design rules” vues à la figure 2 - ici dans la rubrique Plane > Power Plane Connect Style) sont nécessaires comme illustré à la figure 6.

Figure 6. Connexion directe des vias aux plans d’alimentation

Les freins thermiques sont des compromis techniques permettant l’opération de soudage (ou plus précisément de brasure) des composants sur le PCB mais cette solution se révèle contradictoire avec la nécessité de gérer de très forts courants, notamment sur certains connecteurs de puissance. Une alternative consiste alors à insérer en force (à l’aide d’une presse) des connecteurs comme ceux présentés à la figure 7.

Figure 7. Exemple de connecteurs de puissance Press-Fit (source : Wurth Elektronik)

Une telle technique d’assemblage (à la presse et donc sans soudure - cf figure 8) ne nécessite plus de frein thermique et autorise donc une connexion directe entre la broche du composant (en l’occurrence un connecteur) et le plan de cuivre. Il convient alors de créer une règle spécifique (prioritaire) à appliquer aux pastilles de tels connecteurs.

Figure 8. Exemple de machine d’insertion de connecteurs Press-Fit (source: Youtube, société Lazpiur)

L’aspect thermique a été mis en avant dans tout ce qui précède mais les connexions de puissance doivent être également analysées durant le fonctionnement en termes de chute de tension. En effet, lorsque des composants consomment un fort courant, des chutes de tension sont à prévoir et les contraintes imposées par certains circuits pour garantir un bon fonctionnement sont très strictes comme on peut le voir avec l’exemple des processeurs Intel Core i7 à la figure 9 sachant que le courant consommé par le coeur de tels processeurs peut atteindre 145 A.

Figure 9. Extrait de la datasheet des processeurs Intel Core i7 (DC Voltage and Current Specification)

Nous ne traiterons pas ici de la nécessité d’assurer un très bon découplage (avec des condensateurs adaptés) des alimentations dans un tel circuit mais il est important ici de souligner que la résistance en continu du circuit imprimé est une donnée qui ne doit pas être négligée. En cela, l’utilisation de PDN Analyzer peut s'avérer d’une grande utilité : nous ne rentrerons pas ici dans les détails de son utilisation (qui mérite à elle seule un article dédié) mais il convient de noter que la maîtrise de l’impédance d’une connexion n’est pas l’apanage des systèmes radio-fréquences. En cela, les mondes des applications de puissance à basse fréquence comme des circuits RF peuvent aussi se rejoindre par l’utilisation “massive” de vias en parallèle pour des connexion à des plans d’alimentation : on pourra pour cela utiliser la fonction Tools > Vias Stitching/Shielding (littéralement couture de vias) comme illustré à la figure 10.

Figure 10. Illustration du stitching d’un busbar (en l’occurrence “Add Stitching to Net…”) 

2.2. … puis les contraintes d’assemblage

2.2.1. Cas de la refusion

Un problème d’assemblage des composants de nature thermique qui ne doit pas être négligé au moment de la conception est connu sous le nom d’effet “pierre tombale” (tombstone effect en anglais). Il apparaît essentiellement lorsque l’on utilise de petits composants montés en surface (boîtiers de type 0805 et plus petits) et que la technique de soudage/brasage utilisée est celle du four à refusion 

Figure 11. Effet “pierre tombale” sur un petit composant CMS (source: http://mikropure.com/tombstone-effect/)

Pour bien comprendre ce phénomène, dont on a une illustration très claire à la figure 11), il convient de rappeler la nature de la pâte de brasage : celle-ci est constituée de microbilles d’étain mélangées avec du flux d’étamage dont le but est de faciliter l’adhésion de l’étain avec les pastilles du PCB et avec les broches du ou des composants). On peut d’ailleurs parfaitement voir les billes présentes dans la pâte à la figure 12.

Figure 12.  Vue à fort grossissement d’îlots de pâte de brasage sur un circuit imprimé (source : https://olimex.wordpress.com/2016/05/19/help-day-focus-smt-technology-solder-paste-and-what-we-should-know-about-it/)

Lorsque la refusion se produit (phase assez brève durant un dizaine de secondes), les billes fondent et s’agglomèrent et vont adhérer à la pastille du PCB d’une part et la broche du composant d’autre part. Du fait de la tension superficielle à la surface de l’étain liquide, le composant va subir une force ayant tendance à le faire basculer. Normalement, cette force est contrée par celle agissant sur le joint de soudure au niveau de l’autre broche. Si la fusion de l’étain se produit uniquement d’un côté (ou tout du moins avec un décalage temporel trop important); la force unique appliquée sur le composant sera suffisante pour le faire basculer (en particulier pour de petites résistances ou de petits condensateurs). C’est précisément ce qui est arrivé à la figure 11 et dans ce cas précis, il ne s’agit pas d’un aléa de fabrication imprévisible car on peut voir que les pistes arrivant sur les deux pastilles de cuivre de l’empreinte de la résistance sont de largeurs différentes : leur comportement thermique, en terme de conductivité thermique et/ou d’inertie/capacité thermique, est suffisamment éloigné pour produire ce résultat. Il conviendra donc de se méfier de ce genre de solution et, par exemple, de veiller à fixer des contraintes de symétrie du routage de part et d’autre de ce genre de petit composant.

2.2.2. Cas de la soudure à la vague

Le process le plus rapide et le moins coûteux pour l’assemblage des composants est celui de la soudure à la vague comparativement à la soudure par refusion. Il est toutefois plus délicat à mettre au point et il requiert d’être pris en compte dès la phase de conception de la carte pour plusieurs raisons :

  • L’écartement entre les pastilles doit être suffisamment important pour éviter des ponts de soudure ;

  • L’orientation des connecteurs (lorsqu’on a des rangées assez longues de pastilles proches) doit être compatible avec l’orientation de la vague (il est recommandé de faire passer la vague perpendiculairement aux connecteurs [2]) ;

  • La mise en oeuvre de cette technique impose un collage des composants (et donc une ou des couches mécaniques dédiées dans l’outil de CAO) ;

  • Cette technique étant incompatible avec certains composants (boîtiers BGA), un soudage sélectif peut être nécessaire (avec une fois encore des ajouts dans les fichiers de CAO).

Ce type de fabrication impose alors la création de couches supplémentaires pour réaliser les étapes supplémentaires :

  • Points de colle définis dans des couches supplémentaires (une paire que l’on pourra noter Glue Points - Nom par défaut comme le montre la figure 13) ;

  • Des zones couvertes par un masque de soudure pelable pour les opération de soudage sélective (notamment la soudure à la vague).

 

Figure 13. Création de nouvelles couches dans la description d’une empreinte physique (ici une paire pour le dépôt de points de colle - en top ou bottom)

3. Conclusion

Dans cet article, nous avons vu quelques contraintes relatives à la définition des conducteurs (essentiellement leur largeur) et au raccordement de certains “nets” ou certaines pastilles/vias à des plans d’alimentation. Nous nous intéresserons dans un deuxième article à l’isolation entre conducteurs avec la notion d’espacement ou clearance (éventuellement dépendante de l’épaisseur de cuivre utilisée) mais aussi à la notion de creepage (distance en surface du PCB entre deux conducteurs) particulièrement importante dans les applications en haute tension.

Nous reviendrons également aux contraintes associées aux traversées (vias) en lien avec le process de fabrication des cartes multicouches. Sur ce point, nous ne nous intéresserons qu’à l’aspect technologique de faisabilité des vias et nous ne traiterons donc pas des phénomènes de propagation pour les signaux rapides. Ce sujet fera ultérieurement l’objet de développements spécifiques.

Références

[1] Liste d’épaisseurs de cuivre : https://db-electronic.com/en/pcb-manufacturing_s54.htm 

[2] Best practices in Manufacturing: Wave Soldering : https://smt.iconnect007.com/index.php/article/112301/best-practices-in-manufacturing-wave-soldering/112304/?skin=smt

About the Author

Nicolas Patin


Nicolas Patin a obtenu en 2006 un doctorat en électronique, électrotechnique et automatique de l’école normale supérieure de Cachan.

Il est depuis septembre 2007 maître de conférences à l’université de technologie de Compiègne (UTC) où il enseigne l’électronique et plus particulièrement l’électronique de puissance au sein de la formation d’ingénieur au sein d’une filière Mécatronique Actionneurs, Robotisation et Systèmes (MARS).

Il mène en parallèle des recherches en électronique de puissance et plus précisément sur les stratégies de modulation appliquées aux convertisseurs statiques et à leur impact sur le vieillissement des condensateurs de découplage (aluminium électrolytiques).

Follow on Linkedin More Content by Nicolas Patin
Previous Article
AltiumLive 2019 : Le coup du chapeau
AltiumLive 2019 : Le coup du chapeau

la troisième conférence annuelle AltiumLive : la conférence annuelle relative à la conception des PCB est i...

Next Article
OnTrack Newsletter - Juillet 2019 VOL. 3 No 3
OnTrack Newsletter - Juillet 2019 VOL. 3 No 3

OnTrack Newsletter: EIPC, ECAD/MCAD et Brain Food